首先在电脑上再打开软件，并新建一个绘图面板。
点击上方菜单栏里的【插入】选项，在下方选项里可以清晰的看到【对象】选项。
直接点击【对象】选项，弹出对话框插入到对象窗口。
在直接插入对象窗口的对象类型里中,选择excel，再点击【可以确定】按钮，即可在visio绘图面板内插入一个excel表格。
右键点击插到的表格，即可先打开电脑上的表格编辑软件，对表格进行编辑时即可。
表格编辑完毕后，然后关闭该表格再试一下，此时绘图面板上的表格可能会不显示已可以编辑的表格，如果没有对表格参与直接修改，可然后鼠标双击该表格进入到表格编辑软件通过可以修改。
之外，也这个可以在再插入对象窗口中,选择依据什么文件修改，从本地电脑上然后选择已修改的文件插到到visio绘图面板中。
从本地上电脑上选择类型比较好的文件直接插入到到绘图面板再试一下，表格插入成功了后，也可双击表格进入文件参与编辑器。
是你的虚拟内存设置有问题了。设置方法：
1、右击“我的电脑”，左键单击“属性”，而後单出“高级”选项卡。
2、在“性能”选项中右键单击“设置”
3、在新弹出来的对话框中，单击“初级”，在虚拟内存项中单击“改”，在“驱动器”[卷标]下，中,选择您要的驱动器4、要创建页面文件，请右键单击“初始大小”（mb）框”，接着输入输入精灵大小和大的值。一切准备就绪后，请右键单击“设定”，再左键单击“可以确定”。虚拟内存象是物理内存（我们常说的内存）的1.5到2倍，最好就是不要建在系统盘里。
xilinx的zynq7020平台内部以及两部分，即pl和ps。pl为fpga逻辑部分，ps为双核arm9。fpga逻辑与arm9之间的通信常规高性能的axi4总线，ps为pl提供给系统时钟，复位等都差不多信号。通过arm9系统外围武器挂架axi接口的dma来操纵fpga逻辑部分的fftip核的数据输入输出。
下面具体一点介绍具体垒建步骤。
准备：创建新工程，芯片型号为zynq7020：xc7z020clg484-2，创建战队好后，直接点击右侧ipintegrator，创建战队系统——zynq_7020_fft_system。
然后点击行啦，自动跳转系统统合区。
第二步：在系统构建体系区，然后点击addip，搜索zynqprocessingsystem，然后点击后加到区域内
zynq系统去添加构建后如下图所示:
第二步：电脑配置zynq系统，直接添加系统外设，内存，配置时钟，关闭系统。
配置系统后后，创建家族ddr3端口，时钟和复位输出，及其他io端口。
第四步：直接点击addip，搜索dma，先添加到系统构建区。
配置dma的参数。
第五步：直接添加concatip，将dma的输入输出中断连接上concatip的键入端口，将输出端口直接连接到zynq的掉线端口上。
再点击运行手动直接连接布线施工。
布线直接连接后如下图所示。
第六步：先添加两个axistreamfifoip核，分别连接到dma的输入输出端口,而配置fifo的存储深度，及数据显存容量。
第七步：右键点击generateoutputsproducts，生成气体我们构建的系统。
在等待几分钟，生成后，系统中先添加了一些文件及ip
右键点击createhdlwrapper，先添加系统顶层文件。
按系统默认电脑提示直接点击可以啦即可
顶层文件先添加成功后如下图所示。
致此zynq的ps部分已垒建一切就绪第七步：然后点击ipcatalog搜索fftip，鼠标双击fftip核。
进入到fftip核配置界面，本文选择的数据类型为decimal型，运行时钟100mhz，配置流水线等，然后点击可以了，能生成fftip。
创建角色fftip顶层文件，静态方法fftip，以便日后fftip的仿真，动态创建。
顶层文件中直接添加万分感谢代码。
第八步：在ps的系统顶层文件zynq_7020_fft_system_wrapper中，构造器fftip的顶层文件fft_top，:所示。
第九步：创建角色fftip核的仿真文件，另对fftip参与模拟仿真测试。
相对于浮点数的fftip仿真测试，不需要能提供单精度浮点数格式（32位的二进制数），且提供虚部和实部。blk_mem_gen_real存放实部，长度为1024，blk_mem_gen_imag能保存虚部，长度为1024，本文的fftip是之前已设置参数好的ip测试，就调用表就行。
仿真时序
fftip键入数据时序
fftip输出数据时序
第十步：测试成功后，能生成idle流，不需配置管脚。
生成气体idle流后，这个可以一栏系统资源利用率。
第十一步：导出hardware。
正常启动sdk。
第十二步：修改fft_test工程，按默认配置，再点击next。
创建main.c。
添加dma测试示例程序，另外提供fftip所需实部和虚部，且都为单精度浮点数。如何修改check_data函数，将收得到的数据存为文件，导入到matlab中参与数据比对。
当经过左右吧步骤基于了zynq系统对fpga逻辑部分的fftip核的全局函数。但，还需在硬件平台下接受验证。只希望题主也可以比较感兴趣朋友可以不按此步骤修改密保，也灵活扩展训练，挂载其他ip核。
欢迎各位伙伴们相互交流自学，你的留言探讨。
.jpg)
